收发器关键技术
信号完整性收发器中的锁相环(PLL , phase locked loop ) , CDR(clock and data recovery) ,8B/10B编等各个混合信号模块设计中有模拟信号，如PLL中的压控振荡器，也有数字信号，如PLL中的分频器等。在一个芯片中，同时存在模拟和数字信号，容易产生电源同步噪声、地反弹和信号串扰。并且收发器的更高数据率意味着非理想的传输线效应会使布线更加困难，各层中的铜线会产生“趋肤效应”，高频信号掠过导体的表面，增加了信号衰减。
收发器的选择兼容性
由于光纤收发器（Fiber Converter）为区域网络连接器设备之一，所以必须考虑与周边环境相互兼容性的配合，及本身产品的稳定性、可靠性，反之：价格再低，也无法得到客户的青睐！
1、本身是否支持全双工及半双工？市场上有些芯片只能使用全双工环境，无法支持半双工，如接到其他品牌的交换机（SWITCH）或集线器（HUB），而它又使用半双工模式，则一定会造成严重的冲突及丢包。
2．是否与其它光纤收发器做过连接测试？市面上的光纤收发器越来越多，不同品牌的收发器相互的兼容前没做过测试则会产生丢包、传输时间过长、忽快忽慢等现象。
485收发器
降低了驱动信号的幅值
RS-485总线上的负载越大，RS-485收发器输出差分电压幅值越低，RSM485ECHT在5m，500kbps的情况下不加终端电阻和加终端电阻的波形如图3和图4所示，可以看出驱动信号在增加终端电阻后降低了2V左右。
增大了通信线上的压降
增加终端电阻使通信线缆上的电流增大，产生了较大的压差，降低了接收端的信号幅值。RSM485ECHT在1200m,115.2kbps首端和末端的信号波形如图5和图6所示（0.75mm2通信线），末端信号与首端信号相比下降了0.7V左右。
以上信息由专业从事150度高温rs485总线公司的北京启尔特于2024/5/15 8:34:10发布
转载请注明来源：http://m.herostart.com/qynews/rong1012-2752849515.html
